TSMC将在2030年开始使用高NA EUV平面图——A10或A11技术主要候选使用

本期编译精选。

技术工业

制造业

半导体

以

安东·希洛夫

2026年9月8日 （中文（简体） ).

但哪个节点？

当你通过我们网站的链接购买，我们可能会得到一个附属委员会。情况如下：

（图像信用：ASML)

复制链接

脸书

什么应用

编辑

兴趣

翻转板

电子邮件

分享此文章

加入对话

在 Google 上将我们添加为首选来源

订阅我们的通讯

多年来，TSMC一直试图避免公开评论其使用用0.55个数值孔径光学的EUV Lithography,或High-NA EUV的计划，因为该公司的开发者在不使用4亿美元的扫描仪的情况下，对如何继续推进工艺技术有很好的了解。然而，TSMC不能永远依赖Low-NA EUV系统，因此本周公司宣布计划从2030年开始使用High-NA EUV.

用 TH Premium 更深：切片

（图像信用：tsmc)

• 分析TSMC的fab扩展路线图——多fab N2坡道，CoWOS,SoIC,并解开瓶颈。
• TSMC、英特尔和三星的前沿铸造路线图
• ASML 的芯片绘制工具路线图
• 中国芯片制作工具路线图

TSMC没有正式透露哪一种制造技术将是第一个采用高NAEUV的技术，不过2030年指向少数候选技术。TSMC所说的话是，它预计随着其制造技术变得更加复杂，使用高-NA EUV处理的地层数量最终会增加，其驱动力是晶体管结构日益复杂，这可能意味着以后要更精密地实施全方位闸门晶体管以及互补的场效应晶体管。

（原文共 31 张图片，此处展示前 3 张，更多图片请前往原文查看）

（编译自 Toms Hardware；原文